55 __RW uint32_t RESERVED_0[3];
57 __RW uint32_t RESERVED_1[875];
63 #define DMA_CCTRL_STOP ((uint32_t)(0 << 0)) 64 #define DMA_CCTRL_BASIC ((uint32_t)(1 << 0)) 65 #define DMA_CCTRL_AUTOREQUEST ((uint32_t)(2 << 0)) 66 #define DMA_CCTRL_PINGPONG ((uint32_t)(3 << 0)) 67 #define DMA_CCTRL_MEMSG_PRIM ((uint32_t)(4 << 0)) 68 #define DMA_CCTRL_MEMSG_ALT ((uint32_t)(5 << 0)) 69 #define DMA_CCTRL_PERIPHSG_PRIM ((uint32_t)(6 << 0)) 70 #define DMA_CCTRL_PERIPHSG_ALT ((uint32_t)(7 << 0)) 73 #define DMA_NEXT_USEBURST_EN ((uint32_t)(1 << 3)) 74 #define DMA_NEXT_USEBURST_DIS ((uint32_t)(0 << 3)) 76 #define DMA_N_MINUS_1(n) ((uint32_t)((n & 0x07FF) << 4)) 77 #define DMA_R_POWER(n) ((uint32_t)((n & 0x000F) << 14)) 79 #define DMA_SRC_PROT_CACHE_EN ((uint32_t)(1 << 18)) 80 #define DMA_SRC_PROT_CACHE_DIS ((uint32_t)(0 << 18)) 82 #define DMA_SRC_PROT_BUFFER_EN ((uint32_t)(1 << 19)) 83 #define DMA_SRC_PROT_BUFFER_DIS ((uint32_t)(0 << 19)) 85 #define DMA_SRC_PROT_PRIVILEGE_EN ((uint32_t)(1 << 20)) 86 #define DMA_SRC_PROT_PRIVILEGE_DIS ((uint32_t)(0 << 20)) 88 #define DMA_DST_PROT_CACHE_EN ((uint32_t)(1 << 21)) 89 #define DMA_DST_PROT_CACHE_DIS ((uint32_t)(0 << 21)) 91 #define DMA_DST_PROT_BUFFER_EN ((uint32_t)(1 << 22)) 92 #define DMA_DST_PROT_BUFFER_DIS ((uint32_t)(0 << 22)) 94 #define DMA_DST_PROT_PRIVILEGE_EN ((uint32_t)(1 << 23)) 95 #define DMA_DST_PROT_PRIVILEGE_DIS ((uint32_t)(0 << 23)) 97 #define DMA_SRC_DATA_SIZE_BYTE ((uint32_t)(0 << 24)) 98 #define DMA_SRC_DATA_SIZE_HALFWORD ((uint32_t)(1 << 24)) 99 #define DMA_SRC_DATA_SIZE_WORD ((uint32_t)(2 << 24)) 101 #define DMA_SRC_ADDR_INC_BYTE ((uint32_t)(0 << 26)) 102 #define DMA_SRC_ADDR_INC_HALFWORD ((uint32_t)(1 << 26)) 103 #define DMA_SRC_ADDR_INC_WORD ((uint32_t)(2 << 26)) 104 #define DMA_SRC_ADDR_INC_NULL ((uint32_t)(3 << 26)) 106 #define DMA_DST_DATA_SIZE_BYTE ((uint32_t)(0 << 28)) 107 #define DMA_DST_DATA_SIZE_HALFWORD ((uint32_t)(1 << 28)) 108 #define DMA_DST_DATA_SIZE_WORD ((uint32_t)(2 << 28)) 110 #define DMA_DST_ADDR_INC_BYTE ((uint32_t)(0 << 30)) 111 #define DMA_DST_ADDR_INC_HALFWORD ((uint32_t)(1 << 30)) 112 #define DMA_DST_ADDR_INC_WORD ((uint32_t)(2 << 30)) 113 #define DMA_DST_ADDR_INC_NULL ((uint32_t)(3 << 30)) __RW uint32_t CTRL_BASE_PTR
Структура для доступа к управлющим данным всех каналов
Этот файл содержит структуры, макросы и функции необходимые для работы с дополнительными типами...
uint32_t src_data_end_ptr
__RW uint32_t CHNL_ENABLE_SET
__WO uint32_t CHNL_SW_REQUEST
__RW uint32_t CHNL_PRI_ALT_SET
__WO uint32_t CHNL_REQ_MASK_CLR
__WO uint32_t CHNL_PRIORITY_CLR
__WO uint32_t CHNL_ENABLE_CLR
Структура управляющих данных
__RW uint32_t CHNL_USEBURST_SET
__WO uint32_t CHNL_USEBURST_CLR
uint32_t dst_data_end_ptr
__RW uint32_t CHNL_PRIORITY_SET
__WO uint32_t CHNL_PRI_ALT_CLR
Структура для доступа к регистрам контроллера DMA.
__RO uint32_t ALT_CTRL_BASE_PTR
__RW uint32_t CHNL_REQ_MASK_SET
__RO uint32_t WAITONREQ_STATUS